课程4：Verilog语法基础
描述
Verilog HDL是一种硬件描述语言，用于从算法级、门级到开关级的多种抽象设计层次的数字系统建模。被建模的数字系统对象的复杂性可以介于简单的门和完整的电子数字系统之间。数字系统能够按层次描述，并可在相同描述中显式地进行时序建模。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
FPGA-Verilog HDL语法参考2012-08-11 0
-
Verilog HDL的基本语法2012-08-15 0
-
verilog 语法在复习进阶2013-09-19 0
-
Verilog HDL语法2016-01-24 0
-
verilog语法练习实践篇2016-09-02 0
-
verilog HDL语法总结2020-03-16 0
-
Verilog基础语法2021-05-27 0
-
verilog是什么？基本语法有哪些？2021-09-18 0
-
卡内基梅陇大学verilog课程讲义2010-04-15 355
-
可综合的Verilog语法和语义2012-05-21 447
-
Verilog_HDL的基本语法详解（夏宇闻版）2012-10-08 1741
-
Verilog HDL实验练习与语法手册2016-05-11 757
-
常见的Verilog行为级描述语法2018-09-15 9854
-
Verilog语法进阶2021-05-06 528
-
Verilog HDL入门教程-Verilog HDL的基本语法2022-01-07 1515
全部0条评论
快来发表一下你的评论吧 !
