资料下载
嵌入式系统硬体架构设计教程之时脉与电源管理的详细资料说明
分享资料个
嵌入式系统硬体架构设计
第五章时脉与电源管理（Clocks and Power Manager ）
时脉与电源管理员控制毎个模组的时脉频率与管理不同电源管理员之问操作模式的转换;以逹到最佳的计算效能与节省电源消耗。
时脉管理员简介
时赈与电源管理员提供毎个週边单元固定的时脉o可使用时脉啓动暂存器（Clock Enable Register） （CKEN ）或经由週边控制暂存器的位元来关闭许多装置的週边时脉·关闭任何没有使用的单元的时脉.t 以降低电源消耗o时赈与电源管理员也提供LCD控制器·记忆体与CPU一个可程式化的频率时脉o道些时脉彼、此相关，因爲它们来自相同的内部阶段镇定迴圈（ Phase Locked Loop） （PLL）时脉来源·根据以下的歩骤（闢于LゝM丶N请参考第3-22页5.6.1节「核心时脉组态暂存器」）来程式化PLL频率：
1.决定最快同歩记忆体需求 （SDRAM频率）。
2.若 SDRAM类率低于99.5MHz ‘则记忆体频率必须爲SDRAM频率的两倍，而且记忆体控制器内之SDRAM时脉比率必须设定爲2 o若SDRAM频率爲99.5MHz，则记忆軆频率与SDRAM频率相同。
3.设定记忆体频率爲 9.5MIH （L = 0x1B）· 1180MIH （L = 0z20）· 132.7MHz
（L= 0x24）· 147.5MHz （L= 0x28 ）或165.9MHz （L = 0x2D）的最接近的値，并程式化核心时脉组态暂存器内的値*此频率（若SDRAM时脉比率爲2，则爲一半）爲外部同歩记忆体频率。
4.决定正常操作 （ Run模式）所需的核心频率。当应用程式必须对外部记忆体做临时的抓取时，在正常处理过程期间会使用此模式o
5 决定Turbo模式所需的核心频率·当应用处理器自快取记忆体完全地执行 时般都使用此模式，因爲任何对外部记忆体的抓取会降低核心的效能·此値爲Run模式频率的倍数（1.0· 15· 2.0或3.0）·程式化核心时脉组态暂存器内的値（N）·
6. 为新的记体频率设定LCD控制器的组态以进入频率改变顺序（ Frequency Change Sequence）
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
- 相关下载
- 相关文章
