搜索内容
登录
可编程逻辑
关注
0
人关注
提供权威的PLD及可编程逻辑器件设计应用、Altera公司、Xilinx公司资讯和解决方案，包括HDL语言与源代码、FPGA开发板、EDA工具、FPGA、FPGA软件等领域。
全部
新品
资讯
技术
资料
企业
论坛
选型
3
回答
请教一下大神FPGA如何处理LVDS信号呢？
2023-05-08
3930
1
回答
怎样用FPGA实现FSK调制解调呢？
2023-05-08
3966
3
回答
FPGA系统设计中，如果用两个FPGA工作，应该如何设计两片之间的通信？
2023-05-08
4130
0
回答
今日说“法”：TimeQuest约束外设之诡异的Create Generated Clocks
2023-05-06
681
1
回答
请问CPLD怎么发送如下的波形啊？
2023-05-06
3957
0
回答
Linux开发工具资料之Vim、Vi
2023-05-05
3889
1
回答
FPGA烧写文件的问题
2023-05-04
3010
0
回答
XILINX-K7核心板产品手册
2023-05-03
3300
2
回答
CPLD驱动PCF8591ADC采样老是零
2023-04-29
3256
0
回答
今日说“法”：让FPGA设计中的亚稳态“无处可逃”
2023-04-27
890
0
回答
今日说“法”：FPGA“可编程” 的 “魅惑”
2023-04-26
676
0
回答
今日说“法”：FPGA芯片如何选型？
2023-04-25
1053
1
回答
Vivado生成IP核
2023-04-24
3506
0
回答
今日说“法”：FPGA的三种配置方式
2023-04-24
847
2
回答
FPGA设计的电路速度指什么？
2023-04-23
7234
4
回答
如何在FPGA的引脚接入高电平信号\'1‘？
2023-04-23
1.4w
4
回答
在FPGA上电启动时应该怎么做才能使避免高电平会闪一次的这种情况？
2023-04-23
6554
1
回答
怎么给FPGA的I/O引脚初始状态默认设为低电平？
2023-04-23
6722
1
回答
FPGA上电瞬间IO管脚输出的高电平怎么消除呢？
2023-04-23
5576
1
回答
如何控制FPGA烧写时io口的电平呢？
2023-04-23
4852
上一页
24
/
690
下一页
下载APP
搜索内容
