搜索内容
登录
可编程逻辑
关注
0
人关注
提供权威的PLD及可编程逻辑器件设计应用、Altera公司、Xilinx公司资讯和解决方案，包括HDL语言与源代码、FPGA开发板、EDA工具、FPGA、FPGA软件等领域。
全部
新品
资讯
技术
资料
企业
论坛
选型
1
回答
请问大神FPGA延迟控制用多少个bit可以达到输出给DAC的是2路250M的数据？
2023-04-23
3903
1
回答
FPGA中比较两个数据最多可以比较多少位？为什么？
2023-04-23
3775
1
回答
FPGA/CPLD板子的并口通信和发脉冲的干扰问题求助
2023-04-23
3874
1
回答
CPLD有内存这一说吗？
2023-04-23
3586
1
回答
FPGA中组合逻辑门占用资源过多怎么降低呢？
2023-04-23
3644
1
回答
FPGA中一个或门的延时有多少？会不会大于350ps？
2023-04-23
3421
1
回答
请问如何用CPLD扩展单片机IO口，能扩展ADC通道吗？
2023-04-23
3385
1
回答
请问CPLD/FPGA上电初始时IO口的状态是怎么样的呢？
2023-04-23
3223
1
回答
在FPGA的开发中如何对inout信号进行赋值？
2023-04-23
3160
1
回答
如何实现单片机与CPLD通讯呢？
2023-04-23
3290
1
回答
请问CPLD或者FPGA能够实现任意的IO口对联吗？
2023-04-23
3008
1
回答
什么是FPGA里面的乒乓机制？
2023-04-23
2917
2
回答
请问一下FPGA的LUT到底是如何实现逻辑功能的？
2023-04-23
3210
1
回答
CPLD或FPGA扩展IO口与处理器自带IO的区别？
2023-04-23
3151
1
回答
请问为什么pynq纯pl端驱动hdmi结果无信号呢？
2023-04-23
2203
1
回答
为什么FPGA可以用来实现组合逻辑电路和时序逻辑电路呢？
2023-04-23
2983
2
回答
FPGA和CPLD到底有什么区别？求具体例子说明
2023-04-23
3293
1
回答
用FPGA往SRAM芯片中写数据重复写多次才能写是怎么回事呢？
2023-04-23
2709
1
回答
FPGA重复读取同步SRAM所有地址数据出错可能是哪些原因？
2023-04-23
2588
1
回答
对哪些信号需要进行FPGA时序上的约束啊？
2023-04-23
2567
上一页
25
/
690
下一页
下载APP
搜索内容
