搜索内容
登录
可编程逻辑
关注
0
人关注
提供权威的PLD及可编程逻辑器件设计应用、Altera公司、Xilinx公司资讯和解决方案，包括HDL语言与源代码、FPGA开发板、EDA工具、FPGA、FPGA软件等领域。
全部
新品
资讯
技术
资料
企业
论坛
选型
7
回答
Quartus II 安装教程
2016-10-04
4297
27
回答
华为资***逻辑分析
2016-10-03
7363
2
回答
【锆石A4 FPGA试用体验】IP核之RAM（三）SignalTap II仿真
2016-10-03
4452
9
回答
视频详解：上海尤老师verilog入门到实战第八课
2016-10-03
4722
3
回答
【锆石A4 FPGA试用体验】部分硬件笔记
2016-10-03
3642
11
回答
视频详解：上海尤老师verilog入门到实战第七课
2016-10-02
5316
0
回答
2分钟读懂FPGA配置全过程
2016-10-02
4090
2
回答
【锆石A4 FPGA试用体验】——小炮与锆石***（6）——简易含1序列检测器
2016-10-02
3703
3
回答
【锆石A4 FPGA试用体验】IP核之RAM（二）ModelSim仿真
2016-10-02
5140
6
回答
quartus ii 免费版的安装以后，编译不成功，提示是lisence没安装，
2016-10-02
6341
8
回答
视频详解：上海尤老师verilog入门到实战第六课
2016-10-01
5023
1
回答
【锆石A4 FPGA试用体验】IP核之RAM（一）创建与配置
2016-10-01
6194
13
回答
视频详解：上海尤老师verilog入门到实战第五课
2016-09-30
6698
19
回答
输入输出同步问题
2016-09-30
6289
6
回答
视频详解：上海尤老师verilog入门到实战第四课
2016-09-29
4446
2
回答
求问为什么在使用chipscope的时候时钟连不上？
2016-09-29
5678
0
回答
PCI网卡设计讨论
2016-09-29
3772
0
回答
求问寄存器保持时间不够为什么可以通过降低电平解决？
2016-09-28
3751
0
回答
UART发送程序的问题。
2016-09-28
3052
5
回答
这两个警告怎么解决，一下是源程序，我做的是三人表决，程序通过，但是仿真的波形不对啊
2016-09-28
6635
上一页
280
/
690
下一页
下载APP
搜索内容
