搜索内容
登录
可编程逻辑
关注
0
人关注
提供权威的PLD及可编程逻辑器件设计应用、Altera公司、Xilinx公司资讯和解决方案,包括HDL语言与源代码、FPGA开发板、EDA工具、FPGA、FPGA软件等领域。
全部
新品
资讯
技术
资料
企业
论坛
选型
1
回答
CYPRESS 的marking排列请教 CYP15G0401DXB-BGXC
2016-07-01
3087
1
回答
求quartus16.0安装包
2016-07-01
5467
0
回答
奇N分频代码分享
2016-06-30
2144
0
回答
lcd***端口数据显示
2016-06-30
3516
0
回答
求Ise安装包,求分享感激不尽
2016-06-30
2943
1
回答
做了个数字钟,但是功能并没有是实现加减的功能,大家帮忙看看
2016-06-30
3681
4
回答
FPGA的历史、公司软件种类及优缺点
2016-06-30
4538
1
回答
解决打开Quartus时注释乱码的问题
2016-06-30
1.2w
1
回答
quartus ii 9.0 模块设计???
2016-06-30
3410
0
回答
edk设计PCIE的速度问题
2016-06-29
3805
0
回答
Altera DDR2仿真
2016-06-29
3775
1
回答
怎么用FPGA用原理图实现定时30S蜂鸣器响两次,每次响0.2s,关0.2s,即周期为0.4s,
2016-06-29
4160
4
回答
武汉至芯暑假开班
2016-06-29
3156
22
回答
FPGA AS下载问题
2016-06-29
9062
31
回答
fpga数字电路设计经验
2016-06-28
6284
21
回答
彻底搞懂状态机(一段式、两段式、三段式)!一个实例,三种方法对比看!!!(程序)
2016-06-27
5w
1
回答
pci ip核求助
2016-06-27
4310
3
回答
笔试题,求大神解答,弄不懂什么意思
2016-06-27
4009
2
回答
无意中发现always语句中一个很奇快的现象
2016-06-27
6676
6
回答
用verilog设计一个状态机控制8个LED灯进行花样显示,花样不少于6种,求代码或者资料或者建议
2016-06-26
1.2w
上一页
304
/
691
下一页