可编程逻辑

关注

0人关注

提供权威的PLD及可编程逻辑器件设计应用、Altera公司、Xilinx公司资讯和解决方案，包括HDL语言与源代码、FPGA开发板、EDA工具、FPGA、FPGA软件等领域。

全部
新品
资讯
技术
资料
企业
论坛
选型

4 回答

请大神看看这段代码为什么不能综合

2016-06-26 3633
2 回答

VHDL语言求解

2016-06-26 2978
3 回答

新手入门，求推荐FPGA的开发板

2016-06-25 3490
0 回答

EPM570T100C5N引脚问题

2016-06-25 5840
362 回答

夏宇闻-Verilog经典教程.pdf（经典之作，高清版，新手必看！）

2016-06-24 10w
1 回答

分析综合时出现Warning (12241): 1 hierarchies have connectivity warnings - see the Connectivity Checks report folder

2016-06-24 9387
2 回答

求帮忙做一个基于FPGA的数字电压表，用ADC0809和四位数码管来做外围电路。（价格好商量）

2016-06-24 4582
0 回答

AXI4总线需要注意的又一点

2016-06-24 5133
3 回答

赛灵思的DDR3在init_calib_comlete拉高之前的波形，不知道对不对，和altra的不一样

2016-06-24 8532
6 回答

赛灵思的DDR3读写地址一直重复怎么办？

2016-06-24 5797
7 回答

初学者想问各位前辈2个题目，谢谢

2016-06-24 5467
0 回答

Quartus II 9.1 问题

2016-06-23 3912
0 回答

AXI4总线真的需要注意一点

2016-06-23 3194
14 回答

急！！求助如何定位存储器的关键字？

2016-06-23 3621
2 回答

求教SD卡的读写uart串口测试？？?

2016-06-22 3046
3 回答

求助怎么通过FPGA的JTAG抓取CPU的时序信号

2016-06-22 5601
2 回答

FPGA学习，请教一些问题

2016-06-21 3237
14 回答

一套FPGA俄罗斯方块的代码

2016-06-21 9961
0 回答

仿真时在verilog中使用$readmemb读取文件时无效，出现Failed to open readmem file“data.txt”in read mode

2016-06-21 2.3w
1 回答

求助，FPGA，I/O口作input，输入外部控制信号与作output有什么区别？

2016-06-21 4802

上一页
305/691
下一页

联系我们

广告合作: 王婉珠：wangwanzhu@elecfans.com
内容合作: 张迎辉：mikezhang@elecfans.com
客服电话: 400 990 8686

下载APP

可编程逻辑

请大神看看这段代码为什么不能综合

VHDL语言求解

新手入门，求推荐FPGA的开发板

EPM570T100C5N引脚问题

夏宇闻-Verilog经典教程.pdf（经典之作，高清版，新手必看！）

分析综合时出现Warning (12241): 1 hierarchies have connectivity warnings - see the Connectivity Checks report folder

求帮忙做一个基于FPGA的数字电压表，用ADC0809和四位数码管来做外围电路。（价格好商量）

AXI4总线需要注意的又一点

赛灵思的DDR3在init_calib_comlete拉高之前的波形，不知道对不对，和altra的不一样

赛灵思的DDR3读写地址一直重复怎么办？

初学者想问各位前辈2个题目，谢谢

Quartus II 9.1 问题

AXI4总线真的需要注意一点

急！！ 求助如何定位存储器的关键字？

求教SD卡的读写uart串口测试？？?

求助怎么通过FPGA的JTAG抓取CPU的时序信号

FPGA学习，请教一些问题

一套FPGA俄罗斯方块的代码

仿真时在verilog中使用$readmemb读取文件时无效，出现Failed to open readmem file“data.txt”in read mode

求助，FPGA，I/O口作input，输入外部控制信号与作output有什么区别？

联系我们

急！！求助如何定位存储器的关键字？