搜索内容
登录
可编程逻辑
关注
0
人关注
提供权威的PLD及可编程逻辑器件设计应用、Altera公司、Xilinx公司资讯和解决方案，包括HDL语言与源代码、FPGA开发板、EDA工具、FPGA、FPGA软件等领域。
全部
新品
资讯
技术
资料
企业
论坛
选型
0
回答
FPGA、ARM和DSP之间的不同之处
2021-11-02
5067
0
回答
FPGA设计中，RAM的两种实现方法对比
2021-11-01
5705
0
回答
quartus 15.0 和Modelsim 10.3d无法联合
2021-11-01
5746
2
回答
Verilog新手求助
2021-10-30
5102
1
回答
各位大神，请教下在quartus中用dds做混频时，modelsim中仿真波形不对
2021-10-29
5986
0
回答
大禹DPU招聘FPGA 开发工程师，可提供行业内最有竞争力的薪资。
2021-10-29
4851
0
回答
开源！ZYNQ IgH EtherCAT主站方案分享
2021-10-29
5721
1
回答
AD9910利用FPGA控制
2021-10-29
5997
1
回答
quatus II13.0安装问题
2021-10-28
4122
1
回答
ADC的LVDS输出数据，FPGA这边的接口怎么设计？
2021-10-28
5192
1
回答
FPGA verilog HDL实现中值滤波
2021-10-25
5182
1
回答
诺瓦MRV332开发板问题
2021-10-23
5238
2
回答
AD9826,CLPD驱动1cds模式下浮空数据乱跳，接入同AD_CLK方波数据0
2021-10-22
4466
1
回答
分享！基于Zynq-7010/7020的多路千兆网口实现方案
2021-10-22
8364
0
回答
实现FPGA用TCP协议与上位机数据通讯
2021-10-22
3752
0
回答
FPGA 和DSP如何快速学习并入门
2021-10-20
4563
1
回答
简谈CPU、MCU、FPGA、SoC芯片异同之处
2021-10-19
4494
3
回答
有没有熟悉FPGA/电路设计项目的接画板&答疑？
2021-10-15
5365
1
回答
FPGA 一个简单的FDCE模块vivado实现后的功能不符合预期
2021-10-14
6676
0
回答
FPGA设计中，Vivado 调用IP核详细操作步骤
2021-10-13
3305
上一页
43
/
690
下一页
下载APP
搜索内容
