ADRV9029BBCZ
4 个差分变送器
4 个差分接收器
2 个观察接收器，各带 2 个输入
中心频率：75 MHz 至 6000 MHz
完全集成的 DPD 自适应引擎，用于功率放大器的线性化
削峰 (CFR) 引擎
最大接收器带宽：200 MHz
最大变送器大信号带宽：200 MHz
最大变送器合成带宽：450 MHz
最大观察接收器带宽：450 MHz
完全集成的独立小数 N 射频频率合成器
完全集成的时钟频率合成器
适用于所有本地振荡器和基带时钟的多芯片相位同步
支持 TDD 和 FDD 应用
24.33 Gbps JESD204B/JESD204C 数字接口
ADRV9029是一款高度集成的射频(RF)捷变收发器，提供四个独立控制的发射器、用于监测每个发射器通道的专用观测接收器输入、四个独立控制的接收器、集成式频率合成器和数字信号处理功能，形成了完整的收发器解决方案。该器件提供了各种蜂窝基础设施应用所需的性能，例如小型蜂窝基站无线电、3G/4G/5G宏系统和大规模多路输入/多路输出(MIMO)基站。
接收器子系统包括四个具有宽动态范围的独立宽带宽直接变频接收器。四个独立发射器采用一个直接变频调制器，可在低功耗条件下实现低噪声运行。该器件还包括两个宽带宽时间共享观测路径接收器，每个接收器具有两路输入，用于监测发射器输出。
完整的收发器子系统包括自动和手动衰减控制、直流失调校正、正交误差校正(QEC)和数字滤波功能，因此数字基带中不再需要这些功能。它还集成了其他辅助功能，例如模数转换器(ADC)、数模转换器(DAC)，以及用于提供各种数字控制选项的通用输入/输出(GPIO)。
为了实现较高的RF性能水平，该收发器包含五个完全集成的锁相环(PLL)。两个PLL为发射器和接收器信号路径提供低噪声和低功耗的小数N分频RF频率合成。第三个完全集成的PLL支持观测接收器的独立本振(LO)模式。第四个PLL生成转换器和数字电路所需的时钟，第五个PLL则为串行数据接口提供时钟。
多芯片同步机制可在多个ADRV9029芯片之间同步所有LO相位和基带时钟。该器件集成了所有压控振荡器(VCO)和环路滤波器元件，并可通过数字控制接口进行调整。
该器件包含一个完全集成的低功耗数字预失真(DPD)自适应引擎，用于功率放大器线性化。DPD支持使用高效功率放大器，不仅可减少基站无线电的功耗，同时还可减少与基带处理器接口所需的SERDES通道数量。
ADRV9029的低功耗削峰(CFR)引擎降低了输入信号的峰均比(PAR)，从而实现了更高效率的传输线路升级，同时降低了基带处理器的处理负荷。
串行数据接口包括四个串行器通道和四个解串器通道。该接口支持JESD204B和JESD204C标准，能以高达24.33 Gbps的数据速率运行。该接口还支持针对更低带宽的交错模式，从而将高速数据接口通道数降至1。它还支持固定和浮点两种数据格式。浮点格式使内部自动增益控制(AGC)对解调器器件不可见。
ADRV9029可直接由1.0 V、1.3 V和1.8 V稳压器供电，并通过一个标准串行外设接口(SPI)串行端口进行控制。全面的节电模式可将正常使用情况下的功耗降至低点。ADRV9029采用14 mm × 14 mm、289引脚芯片级球栅阵列(CSP_BGA)封装。
应用
- 3G/4G/5G TDD和FDD大规模MIMO、宏蜂窝和小型蜂窝基站
产品规格
产品详情
零件号
ADRV9029
制造商
模拟设备
描述
用于 3G/4G/5G TDD 和 FDD 大规模 MIMO 应用的高度集成射频收发器
一般参数
类型
模块
频率
75 至 6000 兆赫
Applications_Bands
3G、4G、5GHz
应用
基站
数据速率
3 至 24.3 Gbps
频道
4
输出功率(dBm)
6.1 至 7 dBm
数据接口
SPI、GPIO
电源电压
0.675 至 2V
方面
14 毫米 × 14 毫米
包装类型
表面贴装
包裹
289 球芯片级球栅阵列
工作温度
-40 至 110 摄氏度
贮存温度
-65 至 150 摄氏度
带宽
200兆赫
噪声系数
12 至 14.5 分贝