搜索内容
登录
时序约束
1人关注
时序约束通俗来讲，就是设计者需要告诉软件（Quartus、Vivado、ISE等工具）应该从哪个引脚输入信号、输入信号需要延迟多长时间、时钟周期是多少。这样软件在布局布线的时候就知道怎么去操作，从而满足设计要求。
...展开
71
文章
1
视频
25
帖子
13409
阅读
关注标签，获取最新内容
全部
技术
资讯
资料
帖子
视频
177
02:17
#FPGA学习 MDY进阶专题系列（10）时序约束（设计能力）
明德扬助教小易老师
相关推荐
更多 >
IOT
海思
STM32F103C8T6
数字隔离
硬件工程师
wifi模块
74ls74
MPU6050
UHD
Protues
STC12C5A60S2
×
20
完善资料，
赚取积分
明德扬助教小易老师 
下载APP
搜索内容
