搜索内容
登录
时钟信号
4人关注
时钟信号是计算机科学以及相关领域用语,时钟信号通常被用于同步电路当中,扮演计时器的角色,保证相关的电子组件得以同步运作。时钟信号是由时钟发生器产生的。它有只有两个电平,一是低电平,另一个是高电平。高电平可以根据电路的要求而不同,例如 TTL 标准的高电平是 5V。
...展开
422
文章
6
视频
110
帖子
28583
阅读
关注标签,获取最新内容
全部
技术
资讯
资料
帖子
视频
产品
二分频电路总述 二分频电路的功能实现
2024-03-06
2437阅读
高速背板的电磁兼容性设计要点
2024-03-06
1233阅读
在Vivado Synthesis中怎么使用SystemVerilog接口连接逻辑呢?
2024-03-04
988阅读
VHDL语言快速入门指南
2024-03-04
2934阅读
超详细的SPI原理和通信模式
2024-02-29
4712阅读
PCB设计中的串扰是什么意思?如何减少PCB设计中的串扰呢?
2024-02-27
1887阅读
深入分析时钟信号走在PCB的表层到底有什么风险?
2024-02-27
432阅读
CDCV304 200 MHz通用时钟缓冲器数据表
2024-02-28
232阅读
无源晶振的参数特性 无源晶振的等效电路图
2024-02-26
1541阅读
晶振对洗衣机的影响
2024-02-26
592阅读
d触发器的功能 d触发器的状态方程
2024-02-18
8224阅读
电平触发器、脉冲触发器、边缘触发器有什么不一样?
2024-02-06
5175阅读
t触发器和jk触发器的区别和联系
2024-02-06
6299阅读
d触发器有几个稳态 触发器上升沿下降沿怎么判断
2024-02-06
5431阅读
时序电路的分类 时序电路的基本单元电路有哪些
2024-02-06
2765阅读
时序逻辑电路有哪些 时序逻辑电路和组合逻辑电路区别
2024-02-06
1w阅读
常用的组合逻辑电路
2024-02-04
4601阅读
晶振的作用和原理 晶振的主要参数有哪些
2024-02-04
1w阅读
锁相环整数分频和小数分频的区别是什么?
2024-01-31
3367阅读
FPGA输入的时钟信号必须是方波么?正弦波会有影响么?
2024-01-31
3618阅读
上一页
6
/
22
下一页
相关推荐
更多 >
Verilog HDL
Maxim Integrated
USB3.1
CC3200
ADXL362
时钟信号
D-PHY
蓝牙BLE
汇顶
射频功率放大器
原边反馈
×
20
完善资料,
赚取积分