搜索内容
登录
锁存器
8人关注
锁存器（Latch）是一种对脉冲电平敏感的存储单元电路，它们可以在特定输入脉冲电平作用下改变状态。锁存，就是把信号暂存以维持某种电平状态。
...展开
301
文章
117
视频
65
帖子
41558
阅读
关注标签，获取最新内容
全部
技术
资讯
资料
帖子
视频
产品
188
05:01
03 ex_2verilog 基本语法，锁存器产生原因与避免产生锁存器的方法；Modelsim仿真技巧。 -
充八万
182
05:01
03 ex_2verilog 基本语法，锁存器产生原因与避免产生锁存器的方法；Modelsim仿真技巧。 -
充八万
157
05:01
03 ex_2verilog 基本语法，锁存器产生原因与避免产生锁存器的方法；Modelsim仿真技巧。 -
充八万
195
05:01
03 ex_2verilog 基本语法，锁存器产生原因与避免产生锁存器的方法；Modelsim仿真技巧。 -
充八万
169
05:01
03 ex_2verilog 基本语法，锁存器产生原因与避免产生锁存器的方法；Modelsim仿真技巧。 -
充八万
180
05:01
03 ex_2verilog 基本语法，锁存器产生原因与避免产生锁存器的方法；Modelsim仿真技巧。 -
充八万
157
05:01
03 ex_2verilog 基本语法，锁存器产生原因与避免产生锁存器的方法；Modelsim仿真技巧。 -
充八万
183
05:01
03 ex_2verilog 基本语法，锁存器产生原因与避免产生锁存器的方法；Modelsim仿真技巧。 -
充八万
189
05:01
03 ex_2verilog 基本语法，锁存器产生原因与避免产生锁存器的方法；Modelsim仿真技巧。 -
充八万
170
05:01
03 ex_2verilog 基本语法，锁存器产生原因与避免产生锁存器的方法；Modelsim仿真技巧。 -
充八万
186
05:01
03 ex_2verilog 基本语法，锁存器产生原因与避免产生锁存器的方法；Modelsim仿真技巧。 -
充八万
198
05:01
03 ex_2verilog 基本语法，锁存器产生原因与避免产生锁存器的方法；Modelsim仿真技巧。 -
充八万
154
05:01
03 ex_2verilog 基本语法，锁存器产生原因与避免产生锁存器的方法；Modelsim仿真技巧。 -
充八万
187
05:01
03 ex_2verilog 基本语法，锁存器产生原因与避免产生锁存器的方法；Modelsim仿真技巧。 -
充八万
181
05:01
03 ex_2verilog 基本语法，锁存器产生原因与避免产生锁存器的方法；Modelsim仿真技巧。 -
充八万
187
05:01
03 ex_2verilog 基本语法，锁存器产生原因与避免产生锁存器的方法；Modelsim仿真技巧。 -
充八万
160
05:01
03 ex_2verilog 基本语法，锁存器产生原因与避免产生锁存器的方法；Modelsim仿真技巧。 -
充八万
177
05:01
03 ex_2verilog 基本语法，锁存器产生原因与避免产生锁存器的方法；Modelsim仿真技巧。 -
充八万
151
05:01
03 3.Verilog语法简介 - 第4节 #硬声创作季
充八万
193
05:01
03 3.Verilog语法简介 - 第3节
充八万
上一页
2
/
6
下一页
相关推荐
更多 >
IOT
海思
STM32F103C8T6
数字隔离
硬件工程师
wifi模块
74ls74
MPU6050
Protues
UHD
STC12C5A60S2
×
20
完善资料，
赚取积分
下载APP
搜索内容
充八万 
