如何根据数据表规格算出锁相环（PLL）中的相位噪声

如何利用锁相环 (PLL)创建调制波形？

分数频率合成器的锁相环（PLL）偏离整数通道的频率点杂散问题

锁相环验证通行及锁定的建立

锁相环回路滤波器设计优化

不要让不良信号摄入破坏锁相环（PLL）/合成器

锁相环相位噪声与环路带宽的关系分析

锁相环频率合成器捕捉过程的分析与仿真

可再配置PLL的最佳配置

如何仅用三只IC建立一个数字PLL

麦瑞半导体发布新型可高度配置的双锁相环(PLL)时脉发生器

锁相环在不同领域中的应用汇总

锁相环在调制和解调中的应用

锁相环控制及初始化简析

一种基于DDS的高速定时同步方法

基于合成器的IF调谐无线接收机的实现

模数混合型FIR噪声滤波器设计

鉴频鉴相器的指标对锁相环死区及抖动性能的影响

新型的电磁加热器频率、相位、控制技术

锁相环中YTO自校准技术的应用