你想自己设计一个FPGA IP吗!
FSBL的数据段和代码段如何连接?
自定义AXI-Lite接口的IP及源码分析
握手机制、通道依赖性及AXI-Lite握手实例
Xilinx FPGA AXI4总线(二)用实例介绍5个读写通道
一边学习控制FFT IP核,一边学习AXI4-Stream协议
一文详解ZYNQ中的DMA与AXI4总线