数据组与控制命令组，时钟组，地址组各有什么关系

如何测量DDR3的VOH（DC）参数

请问altium布DDR时T型怎么等长操作？

请问一般DDR3的VTT电流多大？

如何在ML605评估板上初始化DDR3？

如何正确获取高速数据是FPGA

DDR的同组第八位数据线能这样走吗？

大容量高速DDR内存接口的设计实现

FPGA的I/O与外设的连接扩展要点

VDMA到STREAM自定义IP但LED没有闪烁

怎么使用ARM处理器将数据写入DDR？

请问CPU到DDR距离怎么确定？

将FIFO信息传输到ZYNQ的DDR的示例

请问DDR的等长绕线会在EMI方面有问题吗？

论坛各位高手请教下SOC系统所用的DDR、FLASH需要使用多大内存容量是如何确定的

为什么我们更喜欢ddr？

如何在不使用DDR内存控制器的情况下设计FPGA BRAM大容量存储单元？

通过PLB总线对DDR内存的IP核rd/wr请求不会返回任何响应

2.4G单发SOC芯片，内置MCU，低功耗

使用VDDQ为1.8 V需要使用定序器吗？