altera公司cyclone V外接DDR3，通过HMC硬控，ddr3没能实现读写操作，请大神帮忙看看是怎么回事

cyclone V外接DDR3，现想实现硬控，IP核设计生成时出现如下错误

FPGA外接DDR3，引脚配置完成后，编译出现如下错误

关于DDR3的时序（Altera的外部存储器接口手册）

TIC665x主时钟配置和DDR3控制器配置

DDR3采用fly-by拓扑为什么有的采用RTT上拉端接，而有的采用RC下拉端接？

DDR3的ODT功能只存在DQ，DQS和DM中，而这三个信号不存在多DRAM颗粒共用情况，有什么实际意义？

665x的DDR3配置

DDR2 DDR3 dimm接口封装文件 JETEC标准封装

MICRON镁光 DDR3 DDR4

DDR3 288PIN内存条插槽连接器 台式电脑第三代内存条卡槽插座

一个视频看懂DDR3的硬件设计和仿真-关键是免费

全志T80 物料FLASH SDRAM 支持列表

DDR DDR2 DDR3设计总结指导手册

Micron_Memory_DDR2、DDR3全系列原理图库+封装库（AD格式）

xilinx spartan6 mcb核疑问

DDR3布线的那些事儿

飞思卡尔DDR3硬件+PCB设计参考

【DDR系列一】DDR的前世与今生

[疑难求助] 4层板的DDR3地址线等长问题