【verilog每日一练】case语句的使用
【KV260视觉入门套件试用体验】+02.开发环境安装Vitis/Vivado（zmj）
【KV260视觉入门套件试用体验】+01.开箱及petalinux系统测试（zmj）
Xilinx ZYNQ UltraScale+RFSoCZU27DR 开源RFSOC算法验证评估板
紫光同创FPGA入门指导：序列检测器——紫光盘古系列22K开发套件实验教程（五）
【verilog每日一练】变量命名原则
FPGA Xilinx常见问题
紫光同创FPGA入门指导：数字时钟——紫光盘古系列22K开发套件实验教程（四）
【verilog每日一练】generate-for语句的使用
紫光同创FPGA入门指导：数码管静态显示——紫光盘古系列22K开发套件实验教程（三）
基于FPGA的扩频系统设计（附代码）
【verilog每日一练】reg型存储器应用（二维数组）
【verilog每日一练】reg型存储器声明（二维数组）
【免费试用】紫光同创PGL50H开发平台，高性能国产FPGA，盘古50K开发板试用活动火热征集中！
【verilog每日一练】识别信号边沿
【KV260视觉入门套件试用体验】运行SmartCamera示例程序
基于 FPGA Vivado 的数字钟设计（附源工程）
【verilog每日一练】寄存器“打一拍”
FPGA驱动AD9236
【verilog每日一练】计数器计时
下载APP
搜索内容
