搜索内容
登录
UVM
0人关注
UVM是一个以SystemVerilog类库为主体的验证平台开发框架，验证工程师可以利用其可重用组件构建具有标准化层次结构和接口的功能验证环境。
...展开
158
文章
0
视频
26
帖子
19127
阅读
关注标签，获取最新内容
全部
技术
资讯
资料
帖子
浅谈UVM之sequence/item见解(上)
2018-02-19
5001阅读
基于UVM的代码生成器的开发设计
2017-09-15
1336阅读
UVM验证平台执行硬件加速
2017-09-15
1179阅读
UVM 架构从仿真到硬件加速仿真的设计指南
2017-09-15
842阅读
参数化UVM IP验证环境（下）
2017-09-15
1031阅读
参数化UVM IP验证环境（上）
2017-09-15
1147阅读
集成级的UVM寄存器模型
2017-09-15
829阅读
具有加速功能的UVM架构
2017-09-11
616阅读
一种基于UVM的混合信号验证环境
2017-01-07
742阅读
基于UVM的CAN模块自验证方法
2017-01-08
737阅读
基于UVM的验证平台设计研究
2017-01-07
798阅读
基于UVM的CPU卡芯片验证平台
2017-01-07
798阅读
利用Systemverilog+UVM搭建SOC及ASIC的RTL验证环境
2015-08-10
2137阅读
用于SoC验证的(UVM)开源参考流程使EDA360的SoC
2010-06-28
2519阅读
上一页
9
/
9
下一页
相关推荐
更多 >
IOT
海思
STM32F103C8T6
数字隔离
硬件工程师
wifi模块
74ls74
MPU6050
UHD
Protues
STC12C5A60S2
×
20
完善资料，
赚取积分
下载APP
搜索内容
