请问有没有9361的初始化的寄存器配置VHDL代码的例程?

如何创建我们自己的IP核或可重复使用的网表？

LIT：80不支持cond有效负载电流

使用ISE8来设计我的产品，但是使用乘数函数并合成此代码时出现警告

电子设计VHDL

【FPGA学习】VHDL的数据类型类预定义属性和数据范围类预定义属性是怎么用的

【FPGA学习】VHDL有哪些信号类预定义属性

【FPGA学习】VHDL 语言函数类预定义属性是如何定义的

【FPGA学习】VHDL 语言值类预定义属性有哪几种

【FPGA学习】VHDL并行语句有哪些 VHDL并行语句怎么写

【FPGA学习】VHDL 顺序语句描述方法 VHDL的if、case、LOOP、NEXT语句怎么写

【FPGA】VHDL 语言的运算符有哪些？计算的优先级是怎样的？

【FPGA】VHDL 语言的数据对象有哪些？VHDL常量、信号和变量的申明方法

FPGA的VHDL语言的数据对象有哪些？

FPGA中的VHDL语言的数据类型和运算符

FPGA的VHDL程序基本结构是怎样的？FPGA的VHDL程序设计单元关系图

FPGA的VHDL有哪些优点？怎么理解VHDL？

FPGA学习心得体会 FPGA学习步骤

转个牛人贴- FPGA设计经验分享

在verilog中调用VHDL模块