搜索内容
登录
Verilog HDL
17人关注
Verilog HDL是一种硬件描述语言（HDL:Hardware Description Language），以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。
...展开
43
文章
60
视频
50
帖子
50441
阅读
关注标签，获取最新内容
全部
技术
资讯
资料
帖子
视频
7段译码器的Verilog HDL源代码
2012-10-15
2.3w阅读
二进制到格雷码转换的Verilog HDL源代码
2012-10-15
3740阅读
二进制到BCD码转换的Verilog HDL源代码
2012-10-15
6927阅读
多路选择器（MUX）功能实现Verilog HDL源代码
2012-10-15
2.2w阅读
基本组合逻辑功能双向管脚的Verilog HDL源代码
2012-10-15
1618阅读
硬件描述语言HDL的典型代表
2012-10-15
4754阅读
硬件描述语言（HDL）概述
2012-10-15
4033阅读
揭开FPGA嵌入式处理器软件开发的神秘面纱
2012-10-15
3948阅读
Verilog_HDL的基本语法详解（夏宇闻版）
2012-10-08
1870阅读
基于FPGA的可复用SPI接口设计
2012-09-04
6615阅读
基于Verilog HDL语言的CAN总线控制器设计及验证
2012-07-31
8345阅读
Verilog HDL的基础知识
2012-02-19
445阅读
Verilog Coding Style for Efficient Digital Design
2012-01-17
659阅读
基于Verilog HDL的DDS设计与仿真
2011-09-28
4552阅读
应用Verilog HDL进行数字系统设计实例
2011-09-27
852阅读
Verilog HDL程序设计教程_王金明
2011-09-22
2312阅读
Verilog HDL电路设计指导书—华为
2011-09-07
1356阅读
Verilog课程讲义(英文)
2011-09-07
837阅读
Verilog HDL程序设计例程
2011-09-07
1076阅读
Verilog HDL阻塞属性探究及其应用
2011-08-28
694阅读
上一页
6
/
7
下一页
相关推荐
更多 >
Verilog HDL
Maxim Integrated
USB3.1
CC3200
ADXL362
时钟信号
D-PHY
蓝牙BLE
汇顶
射频功率放大器
原边反馈
×
20
完善资料，
赚取积分
下载APP
搜索内容
