×

Verilog HDL程序设计例程

消耗积分:0 | 格式:pdf | 大小:111 KB | 2011-09-07

分享资料个

【例 3.1】4 位全加器
module adder4(cout,sum,ina,inb,cin);
output[3:0] sum;
output cout;
input[3:0] ina,inb;
input cin;
assign {cout,sum}=ina+inb+cin;
endmodule

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉

评论(3)
发评论
chenmalloc 2012-06-18
0 回复 举报
好书 收起回复
1039795567 2012-05-27
0 回复 举报
好东西啊 收起回复
全部评论

下载排行榜

全部3条评论

快来发表一下你的评论吧 !