搜索内容
登录
Verilog
30人关注
Verilog HDL是一种硬件描述语言（HDL:Hardware Description Language），以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。
...展开
713
文章
652
视频
948
帖子
114218
阅读
关注标签，获取最新内容
全部
技术
资讯
资料
帖子
视频
方案
Verilog HDL设计(进阶)
2016-11-10
932阅读
verilog_经验(适合初学者)
2016-11-10
1282阅读
Verilog黄金参考（中英文）
2016-11-11
1035阅读
Verilog HDL硬件描述语言
2016-11-11
1138阅读
BJ-EPM_CPLD开发套件相关例程_Verilog_prj
2016-10-27
773阅读
VerilogHDL那些事儿_建模篇v5
2016-10-12
1011阅读
动态扫描显示电路设计
2016-09-12
1172阅读
浅析Verilog硬件原语
2016-09-01
485阅读
谈VHDL_Verilog的可综合性以及对初学者的一些建议
2016-09-01
516阅读
Verilog硬件描述语言
2016-09-01
763阅读
27个FPGA实例源代码
2016-08-19
1975阅读
贪吃蛇游戏（verilog）
2016-08-19
1754阅读
基于FPGA的数字时钟的设计
2016-08-09
633阅读
用Verilog实现基于FPGA的通用分频器的设计
2016-07-14
1179阅读
mydiv.vwf
2016-07-08
493阅读
equalfre.vwf
2016-07-08
522阅读
ceperiod.vwf
2016-07-08
482阅读
cefre.vwf
2016-07-08
473阅读
CORDIC数字计算机的设计
2016-07-08
409阅读
I2C Master
2016-07-08
353阅读
上一页
50
/
66
下一页
相关推荐
更多 >
IOT
海思
STM32F103C8T6
数字隔离
硬件工程师
wifi模块
MPU6050
Protues
STC12C5A60S2
UHD
74ls74
×
20
完善资料，
赚取积分
下载APP
搜索内容
