搜索内容
登录
Verilog
30人关注
Verilog HDL是一种硬件描述语言（HDL:Hardware Description Language），以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。
...展开
713
文章
652
视频
948
帖子
114219
阅读
关注标签，获取最新内容
全部
技术
资讯
资料
帖子
视频
方案
移位寄存器
2016-07-08
200阅读
计数器
2016-07-08
305阅读
base gate
2016-07-08
301阅读
bidirection_gate
2016-07-08
301阅读
combination_gate
2016-07-08
281阅读
data_compare
2016-07-08
182阅读
data_distributor
2016-07-08
462阅读
data_selector
2016-07-08
284阅读
Tri-Gate
2016-07-08
434阅读
常用加法器设计
2016-07-08
410阅读
常用乘法器设计
2016-07-08
204阅读
除法器设计
2016-07-08
458阅读
Verilog超级大量例程
2016-07-06
723阅读
北大微电子学系Verilog电子讲义
2016-06-21
502阅读
这才是学习FPGA的正确路径
2016-06-07
1.7w阅读
verilog案例分析及讲解
2016-06-08
726阅读
在FPGA_CPLD中实现AD或DA的文章(英文Verilog)
2016-06-07
725阅读
Xilinx Sdram 参考设计：含Verilog和VHDL版
2016-06-07
661阅读
Verilog编写的信道估计
2016-06-07
1019阅读
Verilog实现闰年的判断(ISE8.21中调试通过)
2016-06-07
1467阅读
上一页
52
/
66
下一页
相关推荐
更多 >
IOT
海思
STM32F103C8T6
数字隔离
硬件工程师
wifi模块
MPU6050
Protues
STC12C5A60S2
UHD
74ls74
×
20
完善资料，
赚取积分
下载APP
搜索内容
