通过HDL制作了一个4位计数组件VERILOG ，如何设置像这些标准组件这样的API？

北京实习丨北京开源芯片研究院/中科院计算所招多名实习生

单片机ip内核如何烧录在fpga开发板呢?

基于FPGA的音频播放器设计

AD7352芯片采集时DB11位（高位）一直为1如何解决？

【每周一练】盘古1K开发板 练习五：数字钟

【每周一练】盘古1K开发板 练习五：数字钟实验

【每周一练】盘古1K开发板 练习四：密码锁实验

【每周一练】盘古1K开发板 练习三：动态数码管显示实验

【每周一练】盘古1K开发板 练习二：按键控制彩灯实验

【每周一练】盘古1K开发板 练习一：LED流水灯实验学习

用Verilog编写ad7768-1的引脚模式读取转换后数据代码，偶尔会读出错误数据的原因？怎么处理？

使用FPGA控制ad9251采集信号，Verilog驱动/参考代码哪里有？

Verilog代码风格规范

Verilog的135个经典设计实例

Verilog设计快速入门秘籍

如何用Verilog怎样将小数（例如0.2，-3.4之类的）转化为单精度浮点数？

求助，verilog中选定点还是浮点？

Verilog HDL实用精解配套源代码

数字信号处理fft的verilog应用程序