数字信号处理fft的verilog应用程序

DLX指令集RISC_CPU_verilog源码分享

ALTERA关于CCD的一些verilog实验程序分享

【verilog每日一练】repeat(n)@(posedge clk)和“#”控制仿真信号延时的区别

【verilog每日一练】testbench编写基本结构

【verilog每日一练】Testbench的时钟信号的产生

【verilog每日一练】Testbench的仿真时间单位和仿真精度

【verilog每日一练】task语法

【verilog每日一练】function的使用

【verilog每日一练】变量位宽截取语法

【verilog每日一练】条件编译的使用

【verilog每日一练】参数传递

【verilog每日一练】parameter声明常量

【verilog每日一练】case语句的使用

【verilog每日一练】变量命名原则

【verilog每日一练】generate-for语句的使用

【verilog每日一练】reg型存储器应用（二维数组）

【verilog每日一练】reg型存储器声明（二维数组）

【verilog每日一练】识别信号边沿

【verilog每日一练】寄存器“打一拍”