【verilog每日一练】识别信号边沿

【verilog每日一练】寄存器“打一拍”

【verilog每日一练】计数器计时

【verilog每日一练】变量位宽的选取

为什么按照demo_nice的例子编译时候无法生成.verilog文件呢？

nuclei studio生成的verilog文件放到vivado的top_tb出错怎么解决？

关于demo_nice生成的.verilog问题

【verilog每日一练】二进制数值中1的个数奇偶判断

【verilog每日一练】移位操作符的使用

RISCV自定义指令编译生成.verilog文件后如何修改其中的地址？

NICE_demo生成.verilog后在VIVADO仿真不正确如何解决？

循环模型编译器Verilog和System Verilog语言支持指南

如何用Nuclei Studio来生成编译后的.verilog文件？

【verilog每日一练】基本逻辑运算符的使用

【verilog每日一练】if_else语句优先级

【verilog每日一练】if_else语句的嵌套用法

【verilog每日一练】if_else语句基本用法

在verilog语句中，非阻塞赋值和小于等于均使用符号“＜=”，如何区分＜=所表示的含义？

【verilog每日一练】位拼接符的应用：如何实现串行数据的接收与输出

【verilog每日一练】位拼接符的使用