搜索内容
登录
Verilog
30人关注
Verilog HDL是一种硬件描述语言（HDL:Hardware Description Language），以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。
...展开
714
文章
652
视频
948
帖子
114253
阅读
关注标签，获取最新内容
全部
技术
资讯
资料
帖子
视频
方案
182
05:01
11A_串口发送模块与验证 音频修复版 - 第7节 #硬声创作季
充八万
189
05:01
11A_串口发送模块与验证 音频修复版 - 第6节 #硬声创作季
充八万
158
05:01
11A_串口发送模块与验证 音频修复版 - 第5节 #硬声创作季
充八万
150
05:01
12 09A 串口通信发送原理 - 第3节 #硬声创作季
充八万
181
05:01
12 09A 串口通信发送原理 - 第2节 #硬声创作季
充八万
167
05:01
12 09A 串口通信发送原理 - 第1节 #硬声创作季
充八万
179
05:01
11_数字进制_高阻态 [001100000057] - 第1节 #硬声创作季
充八万
181
05:01
11 08 阻塞赋值与非阻塞赋值详解 - 第9节 #硬声创作季
充八万
181
05:01
11 08 阻塞赋值与非阻塞赋值详解 - 第8节 #硬声创作季
充八万
178
05:01
11 08 阻塞赋值与非阻塞赋值详解 - 第7节 #硬声创作季
充八万
192
05:01
11 08 阻塞赋值与非阻塞赋值详解 - 第6节 #硬声创作季
充八万
150
05:01
11 08 阻塞赋值与非阻塞赋值详解 - 第5节 #硬声创作季
充八万
157
05:01
11 08 阻塞赋值与非阻塞赋值详解 - 第4节 #硬声创作季
充八万
172
05:01
11 08 阻塞赋值与非阻塞赋值详解 - 第3节
充八万
155
05:01
11 08 阻塞赋值与非阻塞赋值详解 - 第2节
充八万
159
05:01
11 08 阻塞赋值与非阻塞赋值详解 - 第1节 #硬声创作季
充八万
187
05:01
10_数字进制_不定态 [001100000056] - 第1节
充八万
185
05:01
10 07B 受控线性序列机课题的实现 - 第4节
充八万
197
05:01
10 07B 受控线性序列机课题的实现 - 第3节 #硬声创作季
充八万
160
05:01
10 07B 受控线性序列机课题的实现 - 第2节 #硬声创作季
充八万
上一页
11
/
33
下一页
相关推荐
更多 >
IOT
海思
STM32F103C8T6
数字隔离
硬件工程师
wifi模块
MPU6050
Protues
STC12C5A60S2
74ls74
UHD
×
20
完善资料，
赚取积分
下载APP
搜索内容
充八万 
![11_数字进制_高阻态 [001100000057] - 第1节 #硬声创作季](https://file1.elecfans.com/web2/M00/91/02/wKgaomTeGlSAJobNAAB9LUFexB0755.png)
![10_数字进制_不定态 [001100000056] - 第1节](https://file1.elecfans.com/web2/M00/91/02/wKgaomTeGFmADrZvAACK_DeeAj0417.png)
