搜索内容
登录
Verilog
28人关注
Verilog HDL是一种硬件描述语言（HDL:Hardware Description Language），以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。
...展开
693
文章
652
视频
927
帖子
110143
阅读
关注标签，获取最新内容
全部
技术
资讯
资料
帖子
视频
方案
158
05:01
ex_1verilog 基本语法，模块写法，常用verilog技巧（上）； - 第4节
充八万
175
05:01
ex_1verilog 基本语法，模块写法，常用verilog技巧（上）； - 第3节
充八万
174
05:01
ex_1verilog 基本语法，模块写法，常用verilog技巧（上）； - 第2节
充八万
190
05:01
ex_1verilog 基本语法，模块写法，常用verilog技巧（上）； - 第1节
充八万
159
05:01
0712_05【问题解答】Verilog基本逻辑设计实验 - 第3节 #硬声创作季
充八万
194
05:01
0712_05【问题解答】Verilog基本逻辑设计实验 - 第2节 #硬声创作季
充八万
199
05:01
0712_05【问题解答】Verilog基本逻辑设计实验 - 第1节 #硬声创作季
充八万
179
05:01
0712_03 Verilog基本逻辑设计与验证 - 第6节 #硬声创作季
充八万
190
05:01
0712_03 Verilog基本逻辑设计与验证 - 第5节
充八万
150
05:01
0712_03 Verilog基本逻辑设计与验证 - 第4节
充八万
158
05:01
0712_03 Verilog基本逻辑设计与验证 - 第3节 #硬声创作季
充八万
189
05:01
0712_03 Verilog基本逻辑设计与验证 - 第2节 #硬声创作季
充八万
189
05:01
0712_03 Verilog基本逻辑设计与验证 - 第1节 #硬声创作季
充八万
189
05:01
26 17C 数码管动态扫描显示的Verilog实现 - 第5节
充八万
151
05:01
26 17C 数码管动态扫描显示的Verilog实现 - 第4节
充八万
166
05:01
26 17C 数码管动态扫描显示的Verilog实现 - 第3节
充八万
183
05:01
26 17C 数码管动态扫描显示的Verilog实现 - 第2节
充八万
183
05:01
26 17C 数码管动态扫描显示的Verilog实现 - 第1节
充八万
151
05:01
25_时序逻辑和对应的硬件[ 001100000071] - 第2节
充八万
173
05:01
25_时序逻辑和对应的硬件[ 001100000071] - 第1节
充八万
上一页
3
/
33
下一页
相关推荐
更多 >
IOT
海思
STM32F103C8T6
数字隔离
硬件工程师
wifi模块
74ls74
MPU6050
Protues
UHD
STC12C5A60S2
×
20
完善资料，
赚取积分
下载APP
搜索内容
充八万 
![25_时序逻辑和对应的硬件[ 001100000071] - 第2节](https://file1.elecfans.com/web2/M00/91/60/wKgZomTfqVqALPZKAABisHRyDKU708.png)
![25_时序逻辑和对应的硬件[ 001100000071] - 第1节](https://file1.elecfans.com/web2/M00/91/64/wKgaomTfqSiAa_u0AABW_FFAdPk531.png)