IC设计流程之全定制和半定制

System Generator设计工具的基本介绍

System Generator for DSP的设计流程

FPGA的开发流程和物理含义和实现目标详解

在SOC参数化设计中利用邻域搜索算法进行功耗和自动参数优化

Modelsim、ActiveHDL等仿真器的基本原理

FPGA定点小数的常规格式、相对于浮点小数的优势与劣势和计算的概述

Vivado UltraFast设计方法中文版讲解

荐读：如何学习FPGA？为什么你会觉得FPGA难学？

verilog是什么_verilog的用途和特征是什么

如何高效的编写Verilog HDL？

小白FPGA入门，这几个方面要注意！

Verilog HDL简明教程(2)

初学者学习Verilog HDL的步骤和经验技巧

把HDL模块用NGC格式加密并在其他项目中调用

浅谈VHDL/Verilog的可综合性以及对初学者的一些建议

8位无符号数乘法运算HDL设计实例

System Generator实现串口通信（一行HDL代码都不用写）

使用ModelSim自动生成状态机FSM的状态转换图

智能家居多媒体声光电同步演示系统方案