基于FPGA的源同步LVDS接收正确字对齐实现方法

请问可以在PSoC 5LP上使用LVDS吗？

如何在spartan6 LX150T中设置bank2？

XAPP1064的仿真数据较慢输出就会切换

请问VCCAUX是否有任何限制

基于FPGA和PCI9054的LVDS数据通信卡的设计

DC2266A演示板用于LTC2107 + LTC6409 16位，DDR LVDS输出

如何对待我的DDR输入时钟？

请问在Spartan 6上浮动时差异输入的行为是什么？

采用LVDS的高速模拟数字转换数据

模拟数字转换的数据传输

请问Spartan 6 LVDS和DDR接口哪个最合适？

如何通过LVDS将ADC AFE 5804（12位）连接到Spartan 3E？

基于FPGA的音频模数转换器实现设计

16位40Msps ADC串行LVDS输出LTC2191演示板

16位20Msps低噪声ADC LVDS输出的LTC2269演示板

基于FPGA的通用网络下载器的总体设计介绍

基于FPGA的通用网络下载器总体设计思路介绍

如何让Spartan 3AN支持实例化LVDS发送器？

请问是否可以在具有相同时钟输入的2个BUFIO时钟区域之间分割OSERDES？