搜索内容
登录
Verilog
30人关注
Verilog HDL是一种硬件描述语言（HDL:Hardware Description Language），以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。
...展开
712
文章
652
视频
948
帖子
114195
阅读
关注标签，获取最新内容
全部
技术
资讯
资料
帖子
视频
方案
Verilog HDL黑金资料
2013-03-06
1001阅读
基于verilog的串口通信实验指导和源程序
2013-03-04
451阅读
华为verilog教程
2013-02-25
775阅读
MeTech Verilog例程讲解-V1.0
2013-02-18
403阅读
Verilog HDL语言的文件调用问题：include使用方法介绍
2013-01-24
7378阅读
可综合的Verilog_RISC_CPU设计
2012-12-14
676阅读
Verilog语言中wire与reg的区别以及inout使用
2012-12-02
894阅读
verilog 不可综合语句
2012-12-02
345阅读
FPGA核心知识详解（2）：FPGA入门书籍推荐篇
2012-11-29
7w阅读
Verilog基本电路设计指导书
2012-11-08
425阅读
Verilog入门教程
2012-10-26
982阅读
Verilog HDL的基本语法
2012-10-19
613阅读
verilog_hdl教程_硬件描述语言_课件_PPT
2012-10-18
615阅读
夏宇闻老师优秀的verilog教程课件
2012-09-27
1867阅读
VerilogHDL硬件描述语言
2012-09-26
553阅读
Altium在Altium Designer软件内新增Aldec FPGA仿真技术
2012-09-20
2650阅读
Verilog_实现任意占空比、任意分频的方法
2012-09-19
887阅读
利用Verilog_HDL实现基于FPGA的分频方法
2012-09-19
433阅读
FIFO的verilog代码
2012-09-18
640阅读
verilog testbench设计技巧和策略
2012-09-18
396阅读
上一页
59
/
65
下一页
相关推荐
更多 >
IOT
海思
STM32F103C8T6
数字隔离
硬件工程师
wifi模块
MPU6050
Protues
UHD
74ls74
STC12C5A60S2
×
20
完善资料，
赚取积分
下载APP
搜索内容
