如何在verilog模拟中模拟flash访问？

求基于verilog语言的uart程序

模块dl不支持的开关有哪些？

求助：关于实现类似双边沿单稳态电路的办法，使用的是xilinx的ZYNQ7010。

Verilog中阻塞和非阻塞赋值金规

如何在LCD上显示数据？

FPGA主题周：应用案例，实战项目，精选问答合集

verilog中的常见错误有哪些？

请问如何使用ISE verilog和testbench代码测量程序的准确功率？

Verilog如何实现for的循环？

特权同学 Verilog边码边学 Lesson01 Vivado下载与安装

怎么将HDL源文件添加到Xilinx IP？

开发乘数时出错

如何在Verilog中读取语音文件？

可以以阵列格式合成的输入输出端口吗？

萌新正在写关于数码管显示的verilog代码

verilog genvar block error无法访问数组

请教一下SP605：FPGA与USB + CP2103GM的接口的相关问题

可以在Digital vlsi系统设计中使用LVDS吗？

verilog中输出落后输入一个周期