altera FPGA驱动AD9226程序串口发送及signal Tap II采集

verilog编程

AD7606数据采集完后存储用fifo，该如何使用

串口通信 FIFO

至芯推荐DDS显示到VGA

基于fpga的四连通域算法，有木有做过？有偿请求分享代码

怎么判断一种算法适不适合用FPGA实现

用逻辑分析仪抓取的FPGA信号，有异常跳变，这个会是什么原因造成的呢？

verilog 模块端口在调用时如何实现端口位宽可控

潘文明至简设计法系列教程-Verilog快速掌握新版简介

一位整数立方运算器！大神赐教？！！

testbench设置的问题

Verilog实现多字节传输

DDS芯片AD9832的控制字是应该怎么写入？

verilog IP核使用问题

FPGA做DDS，Modelsim出现的毛刺

VERILOG 键盘扫码，有几个warning很难解决

求分析两段简单的verilog的计数器的代码写法上的不同会带来什么不同的效果，

一个神奇多功能的FPGA设计模板！！

明德扬fpga设计模块划分常用架构