Verilog流水线加法器always块中应该采用阻塞赋值（=），还是非阻塞赋值（<=）？

verilog语法练习实践篇

雾盈FPGA笔记之（三十三）六位四则运算计算器（9）移位控制模块

雾盈FPGA笔记之（三十二）六位四则运算计算器（8）算法实现加减乘除

雾盈FPGA笔记（十六）基于FPGA的LCD12864文字图像显示

雾盈FPGA笔记之（二十六）六位四则运算计算器(2)矩阵键盘扫描模块

雾盈FPGA笔记之（二十七）六位四则运算计算器（3）矩阵键盘消抖模块

雾盈FPGA笔记之（二十五）六位数四则运算计算器（1）整体结构及设计思路

FPGA!=Verilog

分享一本书——Verilog HDL 数字系统设计与综合

关于时序约束，该怎么开始？

基于FPGA的数字钟设计（Verilog语言）附源码

刚学verilog不久，求一个解决思路

雾盈FPGA笔记之（一）：基于FPGA的呼吸灯简单实验程序（Verilog）

ise 综合错误 Xst:1710

verilog代码错，请大家帮忙看一看

Verilog语言编写的AD1672采样程序

【 很好的FPGA入门教材 】《 HELLO FPGA 》系列书籍免费下载

生成不重复的随机数

DDS模块产生可调正弦波