怎样从SPI FLASH加载FPGA程序

verilog学习笔记

大家modelsim编译出现过这种问题么？

modelsim仿真出现# Error loading design提示

VERILOG HDL快速入门 (中文)

基于FPGA的电子日历设计——闰年的判断

基于Protues的电子日历

求一个基于FPGA出租车计价系统设计的用Verilog HDL语言编写的代码

凔海笔记之FPGA（四）：Verilog HDL语法简单述

Verilog写的除法器，两个十进制输入，32位IEEE754标准浮点数输出

关于缩减运算符 形式如out=^a;out=|a;out=&a;

【妖精分享】可综合的Verilog语法（剑桥大学，影印）

等精度频率计

新手刚学习verilog请教问题！！求大神指点

想用FPGA做个DDS产生方波

Verilog HDL语法

uart的顶层模块编译出现一个问题，求解答

verilog VHDL 读文件问题

testbench教程，推荐阅读！

AD9912ABCPZ接口-直接数字合成(DDS)