用max+plus2写VHDL的时候出现错误

如何使用VHDL仿真器确定输入变化与输出相应变化之间的最大延迟？

怎么使用spartan6 MCB与DDR2建立接口？

如何使用vhdl将这种东西添加到TEMAC上？

实现vhdl代码时生成的问题，作为ibert ipcore的示例设计

是否有可能在不修改代码的情况下按顺序操作Xilinx综合选项？

VHDL类型不匹配错误

怎么用simulink生成vhdl？

组件实例化是什么？

write_vhdl与write_verilog有什么差异？

为什么timitng模拟没有给出与功能模拟相同的结果

阵列的VHDL代码

在xilinx中合成错误

矩阵转置中的问题

怎么使用cordic旋转方法在​​VHDL中实现FFT？

如何基于VHDL语言通过IIC总线电路获取HMC5883L芯片的数据并转存到PFGA上，最终在LCD上显示结果？

求vhdl语言

为什么为spartan6生成fifo ip_core时会出现警告？

如何为后综合模拟和/或后PAR网表模拟生成VHDL或Verilog网表？

nexys3板的门程序执行期间警告该怎么处理？