好的，锁相环（PLL）频率合成器是实现高频、高精度频率信号生成的核心技术，广泛应用于通信、雷达、仪器仪表等领域。根据其分频和控制方式的不同，主要有以下几种主要类型及其特点：

1. 整数 N PLL 频率合成器：

   • 原理： 最基础的 PLL 结构。压控振荡器（VCO）的输出频率（fout）经过一个整数分频器（÷N） 后，与一个非常稳定的参考频率（fref）在鉴相器（PD/PFD）中进行比较。环路通过调节 VCO 控制电压使两者相位/频率差为零，从而锁定输出频率 fout = N fref*。
   • 特点：
     • 结构简单： 逻辑清晰，实现成本相对较低。
     • 分辨率等于参考频率： 输出频率步进最小为 fref。要提高频率分辨率（减小步进），必须降低 fref。但是...
     • 环路带宽与参考频率矛盾： 参考频率 fref 决定了相位比较速率，也限制了环路带宽（Loop Bandwidth）。窄的环路带宽有利于抑制 VCO 噪声，但会降低锁定速度和对参考噪声的抑制能力。提高频率分辨率要求低的 fref（窄环路带宽），但这会牺牲锁定速度和抑制 VCO 噪声的能力。
     • 整数边界杂散： 在输出频谱中，在距离载波 N fref ± fref* 等处存在参考杂散（参考频率的谐波）。
     • 锁定时间： 相对较快（相比于某些小数分频架构）。

2. 分数 N PLL 频率合成器：

   • 原理： 在整数 N 分频器的基础上，分频比 N 可以在两个或更多个整数值之间动态切换（平均而言是一个分数值）。例如，在 M 个参考周期内，让分频器以 N 分频运行 M-K 次，以 N+1 分频运行 K 次，则平均分频比为 Nfrac = N + K/M，输出频率 fout = Nfrac fref = (N + K/M) fref。
   • 特点：
     • 高频率分辨率： 频率分辨率由分数 K/M 决定。可以远小于参考频率 fref（如 fres = fref / M）。在保持较高 fref 的同时实现了精细的频率步进。
     • 解决了环路带宽与参考频率的矛盾： 可以在使用较高 fref（从而获得较宽环路带宽、更快锁定速度、更好参考噪声抑制）的同时，实现精细的频率控制。
     • 分数杂散： 动态切换分频比会引入分数杂散（Fractional Spurs），这是该架构的主要问题。杂散出现在距离载波 ±(n * fref / M)（n为整数）处。分数杂散的幅度通常大于整数边界杂散。
     • 相位噪声： 在环内补偿技术（见下）出现前，带内相位噪声可能比整数 N 架构更差。

3. Σ-Δ 调制分数 N PLL 频率合成器：

   • 原理： 在基础分数 N 架构中，使用Σ-Δ 调制器（SDM） 来控制分频比的切换。SDM 将低位的分数控制字转换成一个位宽更大、高速变化的比特流，动态地控制分频器在多个整数分频值之间切换（如 N, N±1, N±2 等）。
   • 特点：
     • 高频分辨率： 继承了分数 N 架构的高分辨率优势。
     • 噪声整形： SDM 的关键作用是对分频比切换引入的量化噪声进行整形。它将量化噪声的能量从低频推向高频区域。
     • 抑制分数杂散： 通过噪声整形，SDM 将原本集中在离散频率点的分数杂散能量分散开，并推向更高的频率偏移处。环路滤波器（LPF）可以有效滤除这些高频噪声。
     • 改善了带内相位噪声： 使用高阶 SDM，可以在感兴趣的信号带宽内获得优异的带内相位噪声性能（接近参考源的噪声水平）。
     • 增加了设计复杂性： SDM 的设计（阶数、稳定性）需要仔细考虑。SDM 本身会贡献一些噪声，高阶 SDM 在高偏移频率可能产生量化噪声峰值。
     • 锁定时间： 可能比整数 N 稍慢（主要受 SDM 收敛和环路带宽限制），但仍比固定窄带宽的整数 N 要快很多。

4. 双模预分频（多模分频）PLL 频率合成器：

   • 原理： 主要用于在整数 N 架构中实现高频输出。它采用一个高速的双模预分频器（如 ÷P/P+1）配合一个低速的可编程计数器（A计数器）和吞咽计数器（S计数器）来实现一个总的分频比 N = PS + A*。
   • 特点：
     • 支持高频 VCO： 双模预分频器工作在很高的频率（如 GHz 范围），而后面的计数分频器工作在较低频率，降低了高速可编程分频器的设计难度。
     • 整数分频： 本质是整数 N 结构的一种扩展实现方式，因此也继承了整数分频的优缺点（分辨率 = fref，环路带宽与参考频率的矛盾等）。
     • 广泛应用于整数 N 合成器： 是现代 GHz 级射频整数 N 合成器的常用技术（如芯片中的 prescaler）。也可用于（或稍作改动用于）其他架构的后端高速分频部分。

5. 多环 PLL 频率合成器：

   • 原理： 使用两个或多个独立的 PLL 环进行级联或混频组合。例如：一个环生成较低的、分辨率高的频率 A，另一个环生成较高的频率 B，然后通过混频器将 A 和 B 混频（相加或相减）得到最终的高频输出信号 C = B ± A。
   • 特点：
     • 超高频输出： 可以生成远超单一 PLL 工作范围的输出频率。
     • 高分辨率： 由低频环（如小数分频环）保证精细的频率步进。
     • 优异的相位噪声和杂散性能： 各环可以独立优化。例如，生成高频的环可以用较高 fref 获得宽环路带宽抑制 VCO 噪声；生成低频精细步进的环可以独立优化其相位噪声和杂散。
     • 复杂度高、成本高、体积大： 需要多个 VCO、PLL、混频器、隔离器等组件。设计、调试和维护更复杂。混频器和隔离不良会引入新的杂散和隔离问题（如 LO 泄露）。
     • 较长的锁定时间： 多个环需要逐一锁定或协调锁定。

总结：

• 整数 N： 简单、低成本、速度快，但频率分辨率与环路带宽性能矛盾（窄带宽时分辨率好但速度慢噪声差，宽带宽时反之）。
• 分数 N / Σ-Δ 分数 N： 解决了分辨率与环路带宽的矛盾，实现高分辨率 同时拥有 宽环路带宽（快锁定，好噪声抑制）。基础分数 N 杂散严重；Σ-Δ 分数 N 是主流，通过噪声整形显著抑制了杂散，实现优秀的近载波相位噪声。
• 双模预分频： 是实现高频整数（或分数）N 合成器中后端高速分频的关键技术。
• 多环： 用于追求极致性能（超高频、超低相位噪声、超低杂散、超高分辨率），但代价是极高的复杂性、成本和尺寸。

在实际应用中，尤其是在高度集成的射频芯片中，Σ-Δ 调制分数 N PLL 因其在性能、分辨率和实现复杂性之间的优良平衡，已成为最主流的频率合成器架构。