在 Altium Designer (AD) 的 PCB 设计语境中，“重叠式封装” 通常指以下几种情况及其解决方法：

1. 布局时元件物理重叠：

   • 含义： 两个或多个元件的物理轮廓（边界框）在 PCB 板面上占据了相同的空间区域。这在制造和装配上是绝对不允许的，会导致元件无法放置或短路。
   • 解决方法：
     • 移动元件： 这是最直接的解决方法。选中重叠的元件，将它们拖拽到板面上合适的位置，确保它们之间有足够的间距满足设计规则。
     • 检查设计规则 (DRC)： Altium Designer 的 设计规则检查器 (Design Rule Checker, DRC) 是防止和检测重叠的关键工具。确保启用并正确配置了 Component Clearance (元件间距) 规则。
       • 快捷键 T -> D (Tools -> Design Rule Check...)。
       • 在 Rules To Check 中，找到并勾选 Component Clearance 类别下的规则（通常默认已启用）。
       • 运行 DRC (Run Design Rule Check)。任何重叠的元件都会被标记为冲突（通常在 Messages 面板和板面上以绿色波浪线/高亮显示）。
     • 查看冲突报告： 运行 DRC 后，仔细查看 Messages 面板中的冲突详情，它会列出哪些元件发生了重叠或间距违规。双击消息可以定位到具体位置。
     • 对齐和排列工具： 使用 AD 提供的对齐 (A) 和排列工具来整齐摆放元件，避免无意识的重叠。

2. 3D 模型重叠 (机械冲突)：

   • 含义： 元件的 STEP 3D 模型在三维空间上发生了穿透或重叠。这发生在较高元件（如高电容、散热器、连接器）放置在较低元件（如电阻、芯片）上方，或者元件离外壳/结构件太近时。可能导致组装干涉。
   • 解决方法：
     • 启用 3D DRC： AD 具有强大的 3D 设计规则检查功能。
       • 确保在 Tools -> Preferences -> PCB Editor -> General 中勾选了 Allow 3D View to lock objects (通常默认勾选)。
       • 在 PCB 编辑器中，按快捷键 3 切换到 3D 视图。
       • 在 Tools -> Preferences -> PCB Editor -> 3D Models 中，确保启用了 Perform Collision Detection。
       • 在 Design -> Rules... 中，检查并配置 Placement -> Component Body 3D 规则。这个规则定义了元件 3D 体之间的最小允许间隙。
       • 运行 DRC (包括 3D 检查)。任何 3D 冲突也会被报告。
     • 调整元件位置： 在 3D 视图中 (3) 直观地检查是否有重叠。发现重叠后，切换回 2D 视图 (2) 或在 3D 视图中直接移动元件，调整它们的位置或方向，消除干涉。
     • 检查元件高度： 确认重叠元件的封装定义中（在 PCB 库中），Height 属性设置正确，这直接影响其 3D 模型的碰撞检测范围。
     • 考虑垂直空间： 在布局时，特别是双层板或有高度限制的板子，要有意识地将高元件和低元件分开区域放置。

3. 封装内部元素重叠 (库设计错误)：

   • 含义： 在创建或编辑 PCB 封装库 (*.PcbLib) 时，构成封装的元素（如焊盘、丝印线、区域填充、3D 体）在二维或三维上重叠。例如：
     • 两个焊盘放置位置重叠（极其严重错误）。
     • 丝印标识线画在了焊盘上（可能导致组装或焊接问题）。
     • 多个 3D 模型体定义错误导致自相交或重叠。
   • 解决方法：
     • 仔细检查封装设计： 在封装库编辑器中，仔细检查各层 (Top Layer, Top Overlay 丝印, Mechanical 层, 3D Bodies 等) 上的图形元素是否放置在正确位置且没有不必要的重叠。
     • 使用 DRC 检查封装： 在 PCB 库编辑器中，也可以运行 Tools -> Component Rule Check... 来检查封装内部的常见错误，包括焊盘间距、丝印与焊盘间距等（通过设置合适的规则）。
     • 参考 IPC 标准和数据手册： 严格按照器件的数据手册尺寸和标准的 IPC 封装规范绘制封装，避免主观臆断导致内部重叠。

4. 丝印与焊盘/过孔重叠：

   • 含义： 虽然不算严格意义上的“封装”重叠，但 Top Overlay/Bottom Overlay (丝印层) 上的文字、线条或图形绘制在了 Top Layer/Bottom Layer（焊盘）或 Multi-Layer (过孔) 上。
   • 解决方法：
     • 调整丝印位置： 在布局后期或最终检查时，移动丝印文本或图形，避开焊盘和过孔区域。保持丝印清晰可辨且不影响焊接是关键。
     • 检查丝印规则： 在 Design -> Rules... 中，Manufacturing 类别下有 Silkscreen Over Component Pads 规则，可以用来约束丝印与焊盘的最小距离或在焊盘上是否允许存在丝印（通常设为不允许或有最小间距）。

5. 拼板设计中的重叠：

   • 含义： 在制作拼板 (Panelization) 时，各个 PCB 小板 (Board Array) 的边框或元件放置区域发生了重叠。
   • 解决方法：
     • 精确设置阵列间距： 在使用 Place -> Embedded Board Array / Panelize 或直接在板外放置多个板轮廓时，确保设置足够的 Spacing（间距）值，使各单板之间留有工艺边（通常 2mm 以上）且元件区域无任何重叠。
     • 视觉检查和 DRC： 在拼板完成后，务必放大检查板边缘和元件密集区域是否有重叠风险，并运行整体 DRC。

总结与建议：

• 明确问题： 首先确定你指的是哪种“重叠式封装”？
• DRC 是核心工具： 无论是 2D 物理重叠还是 3D 机械碰撞，设计规则检查器 (DRC) 是 Altium Designer 中检测和预防重叠的最强大、最可靠的工具。务必配置好相关规则（尤其是 Component Clearance 和 Component Body 3D）并养成在关键阶段运行 DRC 的习惯。
• 利用 3D 视图： 对于空间布局和高度相关的重叠问题，切换到 3D 视图 (3) 进行直观检查是不可或缺的步骤。
• 封装库准确性： 确保你的封装库设计正确，内部元素没有冲突重叠。
• 间距意识： 在布局时始终保持元件间距意识，考虑元件在 X, Y, Z 三个维度的空间占用。

处理 PCB 上元件或封装的重叠问题，是保证设计可制造性和可装配性的基本要求。Altium Designer 提供了完善的工具帮助你发现和解决这些问题。