资料下载
×
PCB的受控阻抗走线设计和微带线与带状线的实现说明
消耗积分:1 |
格式:pdf |
大小:0.63 MB |
2020-07-07
杨海清
分享资料个
人们撰写了大量文章来阐述如何端接PCB走线特性阻抗以避免信号反射。但是，妥善运用传输线路技术的时机尚未说清楚。下面总结了针对逻辑信号的一条成熟的适用性指导方针。当PCB走线单向传播延时等于或大于施加信号上升/下降时间（以最快边沿为准）时端接传输线路特性阻抗。例如，在Er = 4.0介电质上2英寸微带线的延时约270 ps。严格贯彻上述规则，只要信号上升时间不到~500 ps，端接是适当的。更保守的规则是使用2英寸（PCB走线长度）/纳秒（上升/下降时间）规则。如果信号走线超过此走线长度/速度准则，则应使用端接。例如，如果高速逻辑上升/下降时间为5 ns，PCB走线等于或大于10英寸（其中测量长度包括曲折线），就应端接其特性阻抗。在模拟域内，必须注意，运算放大器和其他电路也应同样适用这条2英寸/纳秒指导方针，以确定是否需要传输线路技术。例如，如果放大器必须输出最大频率fmax，则等效上升时间t r和这个fmax相关。这个限制上升时间t r可计算如下： t r=0.35/fmax 等式1 然后将t r乘以2英寸/纳秒来计算最大PCB走线长度。例如，最大频率100 MHz对应于3.5 ns的上升时间，所以载送此信号的7英寸或以上走线应视为传输线路。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
评论(0)
发评论
- 相关下载
- 相关文章
