资料下载
×
使用Synplify设计安全的VHDL状态机
消耗积分:0 |
格式:rar |
大小:0.31 MB |
2021-04-07
姚小熊27
分享资料个
Synplify的优势之一是有限状态机编译器。 这是一个强大的功能，不仅具有自动检测状态机中的状态的能力源代码，并使用顺序编码，灰色编码或一键编码实现它们。但也要进行可达性分析，以确定所有可能的状态达到并优化掉所有无法达到的状态和转换逻辑。因此，产生状态机的高度优化的最终实现。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
评论(0)
发评论
- 相关下载
- 相关文章
