资料下载
×
基于数字后处理算法的并行交替采样ADC系统
消耗积分:0 |
格式:pdf |
大小:50.9KB |
2021-09-17
李鸿洋
分享资料个
基于数字后处理算法的并行交替采样ADC系统-
摘要：为了在现有的模/数转换（ADC）芯片的技术条件下提高模/数转换系统的性能，在并行交替采样系统失配误差修正算法的基础上，研制了8bit4-Gsps并行交替采样ADC系统。该系统中4个1GspsADC通道并行采样同一模拟信号：以锁相环和可调延迟钱芯片为核心，组成低jitter、低skew的多相时钟产生电路，为各ADC通道提供交替采样时钟：在FPGA芯片双倍速I/0和内部集成锁相环的支持下，使用单片FPGA芯片接收ADC系统产生的高选并行数据，并完成数据同步、重排和缓存，通过USB接口读出。基于模拟数字混合滤波器组的数字后处理算法修正了各ADC通道间的增益、偏置和采样间隔三种失配误差。测试结果表明，该并行交替采样ADC系统在4-Gp采样率下，对200MHz与803MH2正弦波信号分别达到6.89b与5.81b的ENOB以及51.81dB和51.13dB的SFDR，接近ADC芯片手册给出的性能。关键词：模/教变换；高速电路设计；数字滤波；并行交替采样
部分文件列表
| 文件名 | 大小 |
| 基于数字后处理算法的并行交替采样ADC系统.pdf | 774K |
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
评论(0)
发评论
- 相关下载
- 相关文章
