资料下载
×
FPGA加速神经网络的矩阵乘法
消耗积分:0 |
格式:pdf |
大小:0.49 MB |
2023-09-15
王帅
分享资料个
本应用笔记描述了大乘加法的实现和评估专为加速深度学习神经的矩阵乘法而设计的脉动阵列网络推理应用程序。此设计基于 32×192 中的 6144 DSP 阵列构建配置，跨越 XCVU37P-2E FPGA 的所有 3 个超级逻辑区域 （SLR）。时序收敛实现了最大工作频率为 638 MHz。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
评论(0)
发评论
- 相关下载
- 相关文章
