资料下载
×
基于FPGA的32阶FIR滤波器的设计与实现
消耗积分:0 |
格式:rar |
大小:0.3 MB |
2017-11-10
分享资料个
研究了一种采用FPGA实现32阶FIR滤波器硬件电路方案；讨论了窗函数的选择、滤波器的结构以及系数量化问题；研究了FIR滤波器的FPGA实现，各模块的设计以及如何优化硬件资源，提高运行速度等问题。实验结果表明了该方法的有效性。
根据系数的最大值是0.063561，所以缩放因子取8，量化后的频率响应如图，满足通带线形相位的要求和阻带最小衰减的要求，如图1示。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
评论(0)
发评论
- 相关下载
- 相关文章
