资料下载
同步时序逻辑电路设计实验的详细资料说明
jf_08610967
分享资料个
一 实验目的
掌握Mealy型时序电路设计方法。
验证所设计电路的逻辑功能。
体会状态分配对电路复杂性的影响
二 实验原理
同步时序电路有Mealy型和Moore型两类：所谓Mealy型同步时序电路是指电路的输出是时序逻辑电路的输出状态及控制输入的函数；所谓Moore型同步时序电路是指电路输出只是时序电路的输出状态的函数。但这两种电路的设计过程是基本相同的，设计步骤如下：
分析设计任务，设置状态，画出状态转换表。这是设计过程中最重要的一步，只有对所设计的任务有全面深刻的理解，并且掌握一定设计经验和技巧，才能作出一个既完整又简单的状态转换图或状态转换表。
状态化简。状态的多少直接影响到电路的复杂程度，因此设计时必须把原始状态化简为“最简状态”。同时根据化简后的状态数确定“记忆电路”的单元数。如果化简后的状态数是m，则记忆单元数是r为：
r≥log2m
r取整数。
状态分配。这是利用二进制码对状态进行编码的过程，其目的在于简化时序逻辑电路中的组合网络。状态分配是一个非常困难的问题，只能在设计时进行比较才能判别状态分配是否合理。
触发器选型。通常可通过实际所能提供的触发器类型进行设计。选定触发器后，则根据状态转换真值表和触发器激励表作出触发器控制输入函数的卡诺图，然后对卡诺图化简，求出各触发器的激励函数和输出函数。
作出电路图，对“孤立”状态进行检查。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
- 相关下载
- 相关文章
