本项目的目的是设计异步串口收发器解决收、发两端时钟不同步的问题。异步通信是以一个字符为传输单位,通信中两个字符间的时间间隔是不固定的,然而在同一个字符中的两个相邻位代码间的时间间隔是固定的。串口通信是串口用于ASCII码字符的传输。其中,最重要的参数是波特率、数据位、停止位和奇偶校验。
设计基于异步串口通信原理的发送机与接收机。采用了“自顶向下”和“模块化”设计原理,先设计顶层原理,再分别设计分频、发送、接收模块。通过本次实验,学习了Quartus软件基本使用,Verilog HDL语言编写、SignalTap Logic Analzyer使用,体会了FPGA的基本设计过程。
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
全部0条评论
快来发表一下你的评论吧 !