×

如何才能解决DDR电路电磁辐射

消耗积分:3 | 格式:pdf | 大小:0.11 MB | 2020-11-25

王艳

分享资料个

　　在设计带有 DDR 的主板时，设计 PCB 最难的莫过于 DDR 信号走线的设计。好的设计走线，可以最好产品的信号完整性和时序匹配，让半板子具有更好的防串扰和 EMC 能力。在产品设计时，我们通常会采用蛇形设计、差分信号走线等长、等距设计，来尽可能减少电磁辐射（EMI）对主板其余部件和外界的影响。今天，编者就具体以某车机产品的高速 DDR 时钟信号设计为例，跟大家讲解 PCB 布线设计 EMC 整改的具体分析思路、方案设计。

 

下载并关注上传者 低至0.43元/天 开通VIP 免费下载

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉

评论(0)
发评论

下载排行榜

全部0条评论

快来发表一下你的评论吧 !