资料下载
×
包含 NV RAM 的微控制器设计指南
消耗积分:0 |
格式:pdf |
大小:110.97KB |
2022-11-18
彭友旺
分享资料个
通过：凯文塞尔夫通过：凯文塞尔夫概述概述包含电池供电的非易失性 SRAM (NV RAM) 的微控制器已在嵌入式市场中得到广泛认可。与闪存或 EEPROM 技术不同，非易失性 SRAM 没有写入限制，这使其成为实时数据记录应用的理想选择。在 Dallas Semiconductor 安全微控制器系列等产品中，NV RAM 可用于提供系统内可重新编程的程序存储器。包含电池供电的非易失性 SRAM (NV RAM) 的微控制器已在嵌入式市场中得到广泛认可。与闪存或 EEPROM 技术不同，非易失性 SRAM 没有写入限制，这使其成为实时数据记录应用的理想选择。在 Dallas Semiconductor 安全微控制器系列等产品中，NV RAM 可用于提供系统内可重新编程的程序存储器。本应用笔记讨论了包含 NV RAM 的微控制器产品的设计指南。提出了一些设计建议来提高包含 NV RAM 的微控制器的可靠性。应该强调的是，只要使用标准 CMOS 设计准则，电池供电存储器就与非易失性存储器一样可靠。本应用笔记适用于安全和高速安全微控制器系列产品以及 DS87C530 高速微控制器。本应用笔记讨论了包含 NV RAM 的微控制器产品的设计指南。提出了一些设计建议来提高包含 NV RAM 的微控制器的可靠性。应该强调的是，只要使用标准 CMOS 设计准则，电池供电存储器就与非易失性存储器一样可靠。本应用笔记适用于安全和高速安全微控制器系列产品以及 DS87C530 高速微控制器。超出容限的电压尖峰超出容限的电压尖峰现实世界是一个严酷的地方。静电放电 (ESD)、电气噪声等可能会进入系统。许多这些现象会在一个或多个器件引脚上产生负电压。CMOS 设计指南要求没有引脚高于 V 现实世界是一个严酷的地方。静电放电 (ESD)、电气噪声等可能会进入系统。许多这些现象会在一个或多个器件引脚上产生负电压。CMOS 设计指南要求没有引脚高于 V CCCC或低于 V 或低于 V SSSS。违反此准则可能会导致硬故障（损坏设备内部的硅）或软故障（意外修改内存内容）。。违反此准则可能会导致硬故障（损坏设备内部的硅）或软故障（意外修改内存内容）。负电压尖峰是 CMOS 器件的一个特殊问题。当出现负电压尖峰时，器件内部的一个或多个寄生二极管会变为正向偏置。这将导致设备消耗大量电流，并可能导致设备闩锁。通常，逆转 CMOS 闭锁的唯一方法是切断器件的电源。如果设备的供电不受限制，则过大的电流消耗会对设备造成无法修复的损坏。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
评论(0)
发评论
- 相关下载
- 相关文章
