×

FPGA上位机（AD输入，串口输出）（波形显示、开关）

消耗积分:2 | 格式:pdf | 大小:0.38 MB | 2023-05-09

陈丽

分享资料个

目录 一、上位机界面  二、代码部分 三、效果 一、上位机界面 Quartus 模块：串口收发、AD输入、顶层模块 二、代码部分 顶层模块： module test_top(inputsys_clk, //外部50M时钟inputsys_rst_n,//外部复位信号，低有效 //ad 输入 input [7:0] ad_data, inputad_otr, //0:在量程范围 
下载并关注上传者 低至0.43元/天 开通VIP 免费下载

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉

评论(0)
发评论

下载排行榜

全部0条评论

快来发表一下你的评论吧 !