×

实现上位机与FPGA uart交互

消耗积分:2 | 格式:pdf | 大小:0.13 MB | 2023-05-08

分享资料个

目的：实现上位机与FPGAuart交互
开发环境：quatus prime 18.1，芯片 altera ：EP4CE15F23C8。
实验现象： 1.使用uart：bps=9600（参数可调整），8n1数据结构发送和接收数据。 2.上位机与FPGA64位数据通讯，16bit head+16地址（最高位0：写；1：读）+32数据。 3. 驱动数据参考下图 《regtable_uartledseg》
下载并关注上传者 低至0.43元/天 开通VIP 免费下载

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉

评论(0)
发评论

下载排行榜

全部0条评论

快来发表一下你的评论吧 !