资料下载
×
基于超大规模架构的FPGA存储器IP
消耗积分:0 |
格式:pdf |
大小:25.94 MB |
2023-09-13
刘涛
分享资料个
基于 Xilinx® UltraScale™ 架构的 FPGA 存储器 IP 内核是组合预制控制器和物理层 （PHY），用于将超大规模架构 FPGA 用户设计与 DDR3 和 DDR4 SDRAM、LPDDR3 SDRAM、QDR II+ SRAM、QDR-IV SRAM 和 RLDRAM 3 器件接口。本产品指南提供有关使用、定制和仿真 aLogiCORE™ IP DDR3 或 DDR4 SDRAM、LPDDR3SDRAM、QDR II+ SRAM、QDR-IV SRAM 或 aRLDRAM 3 接口内核的信息，这些内核适用于基于 UltraScalearchitecture 的 FPGA。它还描述了核心架构，并提供了有关自定义和与核心接口的详细信息。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
评论(0)
发评论
- 相关下载
- 相关文章
